(54) INSTRUCTION CONTROL DECE

(11) 63-53644 (A) (43) 7.3.1988 (19) JP

(21) Appl. No. 61-197653 (22) 23.8.1986


(71) NEC CORP (72) HIROSHI SATO

(51) Int. Cl<sup>4</sup>. G06F9/32

**PURPOSE:** To easily recognize a loop structure with a machine language instruction level, to increase an executing speed and to execute a multiplex loop by being equipped with a loop size register, a loop head address register and a

system stack.

CONSTITUTION: A microprogram control part 3, when a loop starting instruction 20a is executed, sets the loop size of a loop (b) to a register 6 and sets the loop head address to the register 7 after the contents held at a loop head address register 7 and a loop size register 6 are saved onto a system stack 17. When a loop repeating instruction 24b is executed, the control is shifted to a loop head by setting the head address of the register 7 a program register 4; when a loop completing instruction 23b is executed, the contents to add the head address of the register 7 and the loop size of the register 6 are set to the register 4, and the head address and loop size of an outside loop saved at the time of starting the processing are returned to the registers 7 and 6.



1: instruction destination reading register. 2: instruction register, 5: incrementer. 22a,22b: conditions branching instruction. A,B: bud, Ca,Cb: loop size

(54) INFORMATION PROCESSING DEVICE

(11) 63-53645 (A)

(43) 7.3.1988 (19) JI


(21) Appl. No. 61-197654 (22) 23.8.1986


(71) NEC CORP (72) SEIKI YOSHIDA

(51) Int. Cl<sup>4</sup>. G06F9/38,G06F7/00

PURPOSE: To prevent the increase in the hardward quantity of an address holding circuit by adding the accommodating destination address of a register, which comes to be a pair with a counter in which a counted value comes to be a prescribed value, to a general-use register bank as a writing address.

CONSTITUTION: For a counter composed of a register 41-j, a subtracter 43-j, etc., in an address holding circuit 40-j, the executing time of an instruction is set, and counting-down is started by the staring of the execution of the instruction. Consequently, at the time of completing the execution of the instruction, a counted value comes to be a prescribed value. At this time, a control circuit 47 generates a selecting signal to selectors 6 and 7. Based on the selecting signal generated by the circuit 47, a selector 49 outputs, to a selector 6, the accommodating destination address set at a register 45-j which comes to be a pair with the counter in which a counted value comes to be a prescribed value. Consequently, the executing result of the instruction outputted from a pipeline arithmetic part 3-j is accommodated to the prescribed address of a general-use register bank 10.





1': instruction decoding part. 2-1': arithmetic unit part. 4: executing part. 8: address register. 9: data register. 42-1,42-M: changing-over circuit. 48: OR gate

(54) OPTIMUM OBJECT PROGRAM GENERATING SYSTEM

(11) 63-53646 (A)

(43) 7.3.1988 (19) JP


(21) Appl. No. 61-196651 (22) 22.8.1986

(71) NEC CORP (72) AKIKAZU ABE

(51) Int. Cl<sup>4</sup>. G06F9/44

PURPOSE: To generating an optimum object program without getting assistance from somebody by generating the object program with a compiler based on dynamic information for optimization obtained by a dynamic information counting means.

CONSTITUTION: A dynamic information counting means 2 inputs a source program 1 assembled by high level language, counts the number of times of the execution of respective sentences and respective sub-programs included in a program, and calculates and preserves dynamic information 3 composed of the average number of rotations of respective loops and the average forming rate of respective conditional expressions. A source analyzing part 41 of a compiler 4 analyzes the program 1, refers to the information 3, executes the optimum processing and delivers a vector processing part and other part respectively to a vector processing part 45 and a non-vector processing part 46. Processing part 45 and 46 respectively refers to the information 3 and generates an intermediate text 5 to execute the object program generation with a vector instruction and a scalar instruction. For these texts 5, the result is delivered through an intermediate text optimum part 43 to an object program generating part 44 and thus, an object program 6 is generated.



### ® 日本国特許庁(JP)

10 特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭63 - 53646

@Int\_Cl\_4

臉別記号

庁内整理番号

母公開 昭和63年(1988) 3月7日

G 06 F 9/44

3 2 2

A-8724-5B

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

最適目的プログラム生成方式

願 昭61-196651 ②特

額 昭61(1986)8月22日

793 発明

安部 晚 一 東京都港区芝5丁目33番1号 日本電気株式会社内

砂出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

四代 理 人 弁理士 井ノ口 瘠

1.発明の名称

最適目的プログラム生成方式

2.特許請求の範囲

高級首語で組立てられたプログラムに含まれ ている各文および各サブプログラムの実行回数 を計数し、各ループの平均回転数と各条件式の 平均成立割合とより成る動的情報を計算して保 存するための動的情報計数手段と、前記動的情 報計数手段によつて得られた情報をもとに最適 な目的プログラムを生成するためのコンパイラ とを具備して構成したことを特徴とする最適目 的プログラム生成方式。

8.発明の詳細な説明

(産業上の利用分野)

本発明は、最適な目的プログラムを生成する ための処理方式に関する。

(従来の技術)

従来、コンパイラが目的プログラムを生成す

る際には、コンパイル時点で判明した情報だけ を用いて最適化処理やペクトル化処理を行つて いる。従つて、コンパイラ自体では知り得ない 情報をコンパイラに知らせるためにはプログラ ムのなかに指示行を挿入するか、あるいはコン パイル時に直接利用者が指示を与える手段が必 要であつた。

# (発明が解決しようとする問題点)

上述した従来の最適目的プログラム生成方式 においては、利用者自身がプログラムのなかの ループの実行回数や、条件式の成立割合を正確 に把握しておかなければならず、それらの情報 を利用者自身がコンパイラに与えなければなら ないと云り欠点がある。

また、プログラムが固定されていない場合に は、プログラム修正の都度、上記の情報を人手 を介して与えなおさなければならないと云う欠 点もある。

本発明の目的は、ベクトル演算手段を備え、 コンパイラ方式の高級首曲で組まれたプログラ ムのなかに含まれている各文、シよび各サブブログラムの実行国数を計数し、各ループの平均国転数や各条件式の平均成立割合などの動的情報を計算して保存し、上記プログラムのコンパイル時に、得られた情報をもとにして最適な目的プログラムをコンパイラにより生成することにある。

#### (問題点を解決するための手段)

本発明による最適目的プログラム生成方式は 動的情報計数手取と、コンパイラとを具備して 構成したものである。

動的情報計数手段は、高級目的で組立てられたプログラムに含まれている各文をよび各サププログラムの実行回数を計数し、各ループの平均回転数と各条件式の平均成立割合とより成る動的情報を計算して保存するためのものである。

コンパイラは、動的情報計数手段によつて得 られた情報をもとに最適な目的プログラムを生

**- 3** -

ことによつて、最終的にはブログラム1の各グループの平均回転数や、各条件式の平均成立制 合のコンパイラが最適な目的ブログラムを生成 するために有用な動的情報3を計算して保存す るブログラムである。

成するためのものである。

#### (実施例)

次化、本発明について関節を参照して説明する。

第1図は、本発明による最適目的ブログラム 生成方式を実現する一実施例を示すブロック図 である。第1図において、1はソースブログラム、2は動的情報計数手段、3は動的情報、4 はコンパイラ、41はソース解析部、42は中間テキスト生成部、43は中間テキスト最適化 部、44は目的ブログラム生成部、45はベクトル化処理部、5 は中間テキスト、6は目的ブログラムである。

- 4 -

るための中間テキスト5を生成する。

いつぼう、非ベクトル化処理部46は、スカラ命令を用いた目的ブログラムを生成するための中間テキスト5を生成する。この際にも、動的情報3を参照し、最適化が行われる。例えば第3図に示すように、FURTRANのIF文の条件式が成立する割合に応じて、最適な中間テキスト5が生成される。

上述のような動的情報3の参照、考慮によつて生成された中間テキスト5は、中間テキスト 環道化部43において周知の最適化処理が実行 されたのち、目的プログラム生成部44に結果 が彼され、これによつて目的プログラム6が生 成される。

第1図に示す実施例では、ソース解析部41 かよび中間テキスト生成部42にかいて動的情報3を参照し、最適な中間テキストを生成しているが、中間テキスト最適化部43において動的情報3を参照し、最適な中間テキストに書換える構成としてもよい。また、動的情報3の参 限はソース解析部 4 1 だけにとどめ、コンパイラの内部テーブルに上配情報を保持しておき、中間テキスト生成部 4 2 において上記テーブルを参照してもよい。

### (発明の効果)

以上説明したように本発明によれば、ベクトル復算手段を備え、コンパイラ方式の高級官語で組まれたプログラムのなかに含まれている女となるサブブログラムの実行回数を計算し、各ループの平均回転数や各条件式の平均回転数ではよりの要が情報を計算して保存して、保存して保存して、保証がよりにはなることにより、利用者自身がよったより生成するととにより、利用者自身がよったがの正確な情報をコンパイラに直接指示をコンパイラに与えることが、より生成がある。

#### 4.図面の簡単な説明

第1図は、本発明による最適目的プログラム

生成方式の一実施例を示すプロンク図である。

第2図は、FURTRANのDU文に対する最 適化例を示す説明図である。

第3図は、FORTRANのIF文に対する最 適化例を示す説明図である。

1 …ソースプログラム

2 …動的情報計数手段

3 …動的情報

4…コンパイラ

5 …中間テキスト

6 …目的プログラム

4 1 …ソース解析部

42…中間テキスト生成部

43…中間テキスト最適化部

44…目的プログラム生成部

45…ペクトル化処理部


46…非ペクトル化処理部

特許出顧人 日本電気株式会社


代理人 弁理士 井 ノ ロ 書

- 7 ~

**–** 8 **–** 



### **才**2图



# オ3図

